半导体装置的驱动方法
2019-11-22

半导体装置的驱动方法

半导体装置包括晶体管及电连接于晶体管的栅极的电容元件,其中将电容元件根据相应于晶体管的阈值电压的电压加图像信号电压的总和电压而保持的电荷通过晶体管释放,来降低流过晶体管的电流的不均匀性或晶体管的迁移率的不均匀性。

注意,可以以参照本实施方式的各个附图描述的内容对其他实施方式描述的内容自由地进行适当的搭配或替换等。

注意,明确地说“A和B连接”的情况包括如下情况:A和B电连接;A和B以功能方式连接;以及A和B直接连接。在此,以A和B为对象物(例如,装置、元件、电路、布线、电极、端子、导电膜、层等)。因此,还包括附图或文章所示的连接关系以外的连接关系,而不局限于预定的连接关系如附图或文章所示的连接关系。

此外,由于铝或银的导电率高,因此可以减少信号延迟。再者,由于容易进行蚀刻,因此也容易构图,而可以进行微细加工。

此处,在布线、电极等互相直接接触的情况下,有可能彼此受到坏影响。例如,一方布线、电极等的材料进入到另一方布线、电极等的材料中而改变它们的性质,从而不能实现本来的目的。作为其他例子,当形成或制造高电阻部分时发生问题,从而有可能不能正常地制造。在这种情况下,优选采用叠层结构来使用不容易反应的材料夹着或覆盖容易反应的材料。例如,在连接ITO和铝的情况下,优选在ITO和铝之间夹着钛、钥、钕合金。作为其他例子,在连接硅和铝的情况下,优选在硅和铝之间夹着钛、钥、钕合金。

就是说,在校正晶体管101的迁移率等电流特性不均匀的期间(图1A)变成通过晶体管101供给显示元件105电流的期间(图1B)时,至少改变晶体管101的漏极(或源极、第二端子、第二电极)和晶体管101的栅极的导通状态及晶体管101的漏极(或源极、第二端子、第二电极)和显示元件105的第一端子(或第一电极)的导通状态,但是不局限于此,而可以改变其他部分的导通状态。优选地是,以能够控制上述导通状态的方式配置开关、晶体管或二极管等元件。并且,可以实现通过使用该元件控制导通状态而得到图1A和图1B的连接状态的电路结构。因此,只要得到图1A和图1B的连接状态,就可以自由地配置开关、晶体管或二极管等元件,而对其个数或连接结构没有限制。

但是,即使校正晶体管的阈值电压不均匀,也在晶体管的迁移率不均匀时流过有机EL元件的电流也不均匀,从而发生图像不均匀。因此,正在研讨除了校正晶体管的阈值电压不均匀以外还校正迁移率不均匀的方法(专利文献7至8)。

再者,若像素数或帧频率变高,或者屏幕尺寸变大,则每个像素的I栅极选择期间进一步缩短。因此,不能充分地确保向像素的图像信号输入或对迁移率不均匀的校正等。

再者,若像素数或帧频率变高,或者屏幕尺寸变大,则每个像素的I栅极选择期间进一步缩短。因此,不能充分地确保向像素的图像信号输入或对迁移率不均匀的校正等。

本实施方式中,说明晶体管的结构及制造方法。

图1A至图1H是说明实施方式所示的电路或驱动方法的图;

绝缘膜7018可以通过溅射法或等离子体CVD法等使用下列膜的单层或叠层结构形成:如氧化娃(SiOx)、氮化娃(SiNx)、氧氮化娃(SiOxNy)(x>y)氮氧化娃(SiNxOy)(x>y)等的包含氧或氮的绝缘膜;或如DLC(类金刚石碳)等的包含碳的膜。

专利文献2日本专利申请公开2003-202833号公报

例如,举出具有多个图1A至IH和图2A至图2F所示的电路的情况。作为一个例子,具有用来显示第一颜色的第一像素和用来显示第二颜色的第二像素。作为相当于晶体管101的晶体管,第一像素具有晶体管101A,而第二像素具有晶体管101B。与此同样,作为相当于电容元件102的电容元件,第一像素具有电容元件102A,而第二像素具有电容元件102B。

另外,在图1A至图1F、图2A至图2F、图4A至图4F等中,示出单一电容元件102,但是不局限于此。可以以串联方式或并联方式配置多个电容元件。例如,图1G和图1H示出在图1A和图1B中以串联方式连接有两个电容元件102A和102B的情况下的例子。

半导体装置的驱动方法

本发明涉及半导体装置的驱动方法。本发明的目的在于提供一种减少晶体管的阈值电压不均匀以及迁移率不均匀的影响的半导体装置的驱动方法。本发明提供一种半导体装置的驱动方法,该半导体装置包括:n沟道型的具有导电性的晶体管;用来控制晶体管的栅极和第一端子之间的电连接的开关;电连接到晶体管的栅极和第二端子之间的电容元件;以及显示元件,其中,驱动方法包括:将相应于晶体管的阈值电压的电压及影像信号电压之和保持在电容元件中的第一期间;通过使开关成为导通状态,使相应于影像信号电压及阈值电压之和而保持在电容元件中的电荷经过晶体管放电的第二期间;以及在第二期间后经过晶体管将电流供应到显示元件的第三期间。

此外,导电层既可以采用单层结构,又可以采用叠层结构。通过采用单层结构,可以使布线、电极、导电层、导电膜、端子等的制造工序简化,并可以减少工序日数,并且可以降低成本。另一方面,通过采用叠层结构,可以有效地利用各种材料的优点并且减少缺点,从而可以形成高性能的布线、电极等。例如,通过在多层结构中包括低电阻材料(铝等),可以谋求实现布线的低电阻化。作为另一例子,通过采用低耐热性材料被夹在高耐热性材料之间的叠层结构,可以有效地利用低耐热性材料的优点并且提高布线、电极等的耐热性。作为这种叠层结构的一例,优选采用包括铝的层被夹在包括钼、钛、钕等的层之间的叠层结构。

此外,例如,区域5262a处于没有对半导体层5262添加杂质的本征的状态,并且用作沟道区域。但是,可以对区域5262a添加微量的杂质,并且添加到区域5262a的杂质的浓度优选比添加到区域5262b、区域5262c、区域5262d、或者区域5262e的杂质的浓度低。区域5262b及区域5262d是以低浓度添加有杂质的区域,并且用作LDD(LightlyDopedDrain:轻掺杂漏)区域。但是,可以省略区域5262b及区域5262d。区域5262c及区域5262e是对半导体层5262以高浓度添加杂质的区域,并且用作源区或漏区。

此外,图4C和4D所示的结构可以由上述图2B所示的电路结构实现。

此外,在图21B中,作为一例而示出电路5361对电路5363_1和电路5363_2分别供应不同信号的情况的一例。电路5361对电路5363j供应扫描线驱动电路用启动信号(GSPl)、扫描线驱动电路用时钟信号(GCKl)、以及扫描线驱动电路用反相时钟信号(GCKBl)等信号。并且,电路5361对电路5363_2供应扫描线驱动电路用启动信号(GSP2)、扫描线驱动电路用时钟信号(GCK2)、以及扫描线驱动电路用反相时钟信号(GCKB2)等信号。在此情况下,电路5363_1可以只对多个布线5372中的第奇数行的布线进行扫描,并且电路5363_2可以只对多个布线5372中的第偶数行的布线进行扫描。因此,可以降低电路5363j及电路5363_2的驱动频率,所以可以谋求实现功耗的降低。或者,可以增大能够布置一级部分的触发器的面积。因此,可以使显示装置成为高精密。或者,可以使显示装置大型化。但是,不局限于此,与图21A同样,电路5361可以对电路5363_1和电路5363_2供应相同的信号。

此外,虽然在图7A至7D中示出实施方式I所述的结构的例子的一部分,但是除此以外的例子也可以同样地构成。

下面,表示将半导体装置和移动体设置为一体的例子。

接着,如图16D所示,对晶体管101的迀移率等电流特性不均匀进行校正。这相当于图5A等的期间。并且,开关501、开关503处于导通状态,而成为接通(ON)。开关204优选处于非导通状态,而成为断开(OFF)。此外,优选的是,在图16D的对晶体管101的迀移率等电流特性不均匀进行校正的期间,使布线103的电位高于输入到其它布线的电位。通过得到这种状态,储存在电容元件102中的电荷通过晶体管101被放电。像这样,通过晶体管101稍微放电,可以减少晶体管1I的电流不均匀的影响。

此外,在图18A至18E中,当转变为各工作时,也可以在该工作之间设置有另外的工作或者另外的期间。例如,也可以在图18A和18B之间设置如图18C所示的状态。即使设置这种期间,也没有障碍,所以没有问题。

再者,若像素数或帧频率变高,或者画面尺寸变大,则每个像素的一个栅极选择期间进一步缩短。因此,不能充分确保用来对像素输入影像信号的时间、用来对迀移率不均匀进行校正的时间等。

此外,明确地记载“A和B连接”的情况包括如下情况:A和B电连接;A和B以功能方式连接;以及A和B直接连接。在此,以A和B为对象物(例如,装置、元件、电路、布线、电极、端子、导电膜、层等)。因此,还包括附图或文章所示的连接关系以外的连接关系,而不局限于预定的连接关系例如附图或文章所示的连接关系。